SPC5634MF2MLQ80 32-bits mikrokontrollere – MCU NXP 32-bits MCU, Power Arch-kjerne, 1,5 MB Flash, 80MHz, -40/+125degC, Automotive Grade, QFP 144

Kort beskrivelse:

Produsenter: NXP
Produktkategori: 32-bits mikrokontrollere – MCU
Datablad:SPC5634MF2MLQ80
Beskrivelse: IC MCU 32BIT 1.5MB FLASH 144LQFP
RoHS-status: RoHS-kompatibel


Produkt detalj

Egenskaper

Produktetiketter

♠ Produktbeskrivelse

Produktattributt Attributtverdi
Produsent: NXP
Produktkategori: 32-bits mikrokontrollere - MCU
RoHS: Detaljer
Serie: MPC5634M
Monteringsstil: SMD/SMT
Pakke/etui: LQFP-144
Kjerne: e200z3
Programminnestørrelse: 1,5 MB
Data RAM Størrelse: 94 kB
Databussbredde: 32 bit
ADC-oppløsning: 2 x 8 bit/10 bit/12 bit
Maksimal klokkefrekvens: 80 MHz
Antall I/O-er: 80 I/O
Tilførselsspenning - Min: 1,14 V
Tilførselsspenning - Maks: 1,32 V
Minimum driftstemperatur: -40 C
Maksimal driftstemperatur: + 150 C
Kvalifikasjon: AEC-Q100
Emballasje: Brett
Analog forsyningsspenning: 5,25 V
Merke: NXP Semiconductors
Data RAM Type: SRAM
I/O-spenning: 5,25 V
Fuktighetssensitiv: Ja
Produkt: MCU
Produkttype: 32-bits mikrokontrollere - MCU
Programminnetype: Blits
Fabrikkpakkemengde: 60
Underkategori: Mikrokontrollere - MCU
Watchdog timer: Watchdog Timer
Del # Aliaser: 935311091557
Enhetsvekt: 1,319 g

♠ 32-bits mikrokontrollere - MCU

Disse 32-bits bilmikrokontrollerne er en familie av system-on-chip (SoC)-enheter som inneholder alle funksjonene til MPC5500-familien og mange nye funksjoner kombinert med høyytelses 90 nm CMOS-teknologi for å gi betydelig reduksjon av kostnaden per funksjon og betydelig ytelsesforbedring.Den avanserte og kostnadseffektive vertsprosessorkjernen i denne bilkontrollfamilien er bygget på Power Architecture®-teknologi.Denne familien inneholder forbedringer som forbedrer arkitekturens tilpasning i innebygde applikasjoner, inkluderer ekstra instruksjonsstøtte for digital signalbehandling (DSP), integrerer teknologier – for eksempel en forbedret tidsprosessorenhet, forbedret analog-til-digital-omformer i kø, Controller Area Network og et forbedret modulært input-output-system – som er viktig for dagens lavere-end drivverkapplikasjoner.Denne enhetsfamilien er en fullstendig kompatibel utvidelse til Freescales MPC5500-familie.Enheten har et enkelt nivå med minnehierarki som består av opptil 94 KB on-chip SRAM og opptil 1,5 MB internt flashminne.Enheten har også et eksternt bussgrensesnitt (EBI) for 'kalibrering'.Dette eksterne bussgrensesnittet er designet for å støtte de fleste standardminnene som brukes med MPC5xx- og MPC55xx-familiene.


  • Tidligere:
  • Neste:

  • • Driftsparametre

    — Helt statisk drift, 0 MHz– 80 MHz (pluss 2 % frekvensmodulasjon – 82 MHz)

    — –40 ℃ til 150 ℃ driftsområde for overgangstemperatur

    — Laveffektdesign

    – Mindre enn 400 mW effekttap (nominell)

    – Designet for dynamisk strømstyring av kjerne og periferiutstyr

    – Programvarestyrt klokkeport for eksterne enheter

    – Stoppemodus med lav effekt, med alle klokker stoppet

    — Fremstilt i 90 nm prosess

    — 1,2 V intern logikk

    — Enkel strømforsyning med 5,0 V -10%/+5 % (4,5 V til 5,25 V) med intern regulator for å gi 3,3 V og 1,2 V for kjernen

    — Inn- og utgangspinner med 5,0 V -10%/+5 % (4,5 V til 5,25 V) rekkevidde

    – 35 %/65 % VDDE CMOS-svitsjnivåer (med hysterese)

    – Valgbar hysterese

    – Valgbar svinghastighetskontroll

    — Nexus-pinner drevet av 3,3 V-forsyning

    — Designet med EMI-reduksjonsteknikker

    – Faselåst løkke

    – Frekvensmodulering av systemets klokkefrekvens

    – On-chip bypass kapasitans

    – Valgbar svinghastighet og kjørestyrke

    • Høy ytelse e200z335 kjerneprosessor

    — 32-biters Power Architecture Book E programmerers modell

    — Kodingsforbedringer med variabel lengde

    – Lar Power Architecture-instruksjonssettet valgfritt kodes i en blandet 16- og 32-biters instruksjoner

    – Resultater i mindre kodestørrelse

    — Enkeltutgave, 32-bits Power Architecture-teknologi-kompatibel CPU

    — Ordreutførelse og pensjonering

    — Nøyaktig unntakshåndtering

    — Filialbehandlingsenhet

    – Dedikert grenadresseberegning adderer

    – Grenakselerasjon ved bruk av Branch Lookahead Instruction Buffer

    — Laste/lagerenhet

    – En-syklus belastningsforsinkelse

    – Fullt rørlagt

    – Stor og liten Endian-støtte

    – Feiljustert tilgangsstøtte

    – Null belastning-til-bruk rørledningsbobler

    — Trettito 64-bits registre for generell bruk (GPR)

    — Minneadministrasjonsenhet (MMU) med 16-posters fullt assosiativ oversettelses-tilsidebuffer (TLB)

    — Separat instruksjonsbuss og laste/lagerbuss

    — Vektorert avbruddsstøtte

    — Avbruddsforsinkelse < 120 ns @ 80 MHz (målt fra avbruddsforespørsel til utførelse av første instruksjon for avbruddsunntaksbehandler)

    Relaterte produkter