TMS320VC5509AZAY Digitale signalprosessorer og kontrollere – DSP, DSC Digital signalprosessor med fast punkt 179-NFBGA -40 til 85
♠ Produktbeskrivelse
Produktattributt | Attributtverdi |
Produsent: | Texas Instruments |
Produktkategori: | Digitale signalprosessorer og kontrollere - DSP, DSC |
RoHS-kode: | Detaljer |
Produkt: | DSP-er |
Serie: | TMS320VC5509A |
Monteringsstil: | SMD/SMT |
Pakke/eske: | NFBGA-179 |
Kjerne: | C55x |
Antall kjerner: | 1 kjerne |
Maksimal klokkefrekvens: | 200 MHz |
L1-hurtigbufferinstruksjonsminne: | - |
L1-hurtigbufferdataminne: | - |
Programminnestørrelse: | 64 kB |
Data-RAM-størrelse: | 256 kB |
Driftsspenning: | 1,6 V |
Minimum driftstemperatur: | - 40 grader Celsius |
Maksimal driftstemperatur: | + 85 °C |
Emballasje: | Brett |
Merke: | Texas Instruments |
Instruksjonstype: | Fast punkt |
Grensesnitttype: | I2C |
Fuktighetsfølsom: | Ja |
Produkttype: | DSP - Digitale signalprosessorer og kontrollere |
Fabrikkpakkemengde: | 160 |
Underkategori: | Innebygde prosessorer og kontrollere |
Forsyningsspenning - Maks: | 1,65 V |
Forsyningsspenning - Min: | 1,55 V |
Vakthund-timere: | Vakthund-timer |
♠ TMS320VC5509A digital signalprosessor med fast punkt
TMS320VC5509A digital signalprosessor (DSP) med fast punkt er basert på CPU-prosessorkjernen i TMS320C55x DSP-generasjonen. C55x™ DSP-arkitekturen oppnår høy ytelse og lavt strømforbruk gjennom økt parallellitet og totalt fokus på reduksjon av strømtap. CPU-en støtter en intern bussstruktur som består av én programbuss, tre datalesebusser, to datskrivebusser og ekstra busser dedikert til periferi- og DMA-aktivitet. Disse bussene gir muligheten til å utføre opptil tre datalesinger og to dataskrivinger i en enkelt syklus. Parallelt kan DMA-kontrolleren utføre opptil to dataoverføringer per syklus uavhengig av CPU-aktiviteten.
C55x CPU har to multiplikasjons-akkumulerings- (MAC) enheter, som hver kan multiplisere 17-bit x 17-bit i én syklus. En sentral 40-bit aritmetisk/logisk enhet (ALU) støttes av en ekstra 16-bit ALU. Bruken av ALU-ene er under instruksjonssettkontroll, noe som gir muligheten til å optimalisere parallell aktivitet og strømforbruk. Disse ressursene administreres i adresseenheten (AU) og dataenheten (DU) til C55x CPU.
C55x DSP-generasjonen støtter et instruksjonssett med variabel bytebredde for forbedret kodetetthet. Instruksjonsenheten (IU) utfører 32-bit programhenting fra internt eller eksternt minne og setter instruksjoner i kø for programenheten (PU). Programenheten dekoder instruksjonene, dirigerer oppgaver til AU- og DU-ressurser og administrerer den fullstendig beskyttede pipelinen. Prediktiv forgreningsfunksjon unngår pipeline-tømming ved utførelse av betingede instruksjoner.
De generelle inngangs- og utgangsfunksjonene og 10-bits A/D-en gir tilstrekkelig med pinner for status, avbrudd og bit-I/O for LCD-skjermer, tastaturer og mediegrensesnitt. Parallellgrensesnittet fungerer i to moduser, enten som en slave til en mikrokontroller som bruker HPI-porten eller som et parallelt mediegrensesnitt som bruker den asynkrone EMIF-en. Serielle medier støttes gjennom to MultiMedia Card/Secure Digital (MMC/SD)-periferiutstyr og tre McBSP-er.
5509A-periferisettet inkluderer et eksternt minnegrensesnitt (EMIF) som gir limfri tilgang til asynkrone minner som EPROM og SRAM, samt til høyhastighetsminner med høy tetthet, som synkron DRAM. Ytterligere periferiutstyr inkluderer Universal Serial Bus (USB), sanntidsklokke, watchdog-timer, I2C multimaster- og slavegrensesnitt. Tre fulldupleks flerkanals bufrede serielle porter (McBSP-er) gir limfri grensesnitt til en rekke serielle enheter i industristandard, og flerkanalskommunikasjon med opptil 128 separat aktiverte kanaler. Det forbedrede vertsportgrensesnittet (HPI) er et 16-bits parallelt grensesnitt som brukes til å gi vertsprosessor tilgang til 32K byte internminne på 5509A. HPI kan konfigureres i enten multiplekset eller ikke-multiplekset modus for å gi limfri grensesnitt til et bredt utvalg av vertsprosessorer. DMA-kontrolleren gir dataflyt for seks uavhengige kanalkontekster uten CPU-innblanding, og gir DMA-gjennomstrømning på opptil to 16-bits ord per syklus. To generelle timere, opptil åtte dedikerte generelle I/O-pinner (GPIO) og digital faselåst sløyfe (DPLL) klokkegenerering er også inkludert.
5509A støttes av bransjens prisbelønte eXpressDSP™, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, Texas Instruments' algoritmestandard og bransjens største tredjepartsnettverk. Code Composer Studio IDE har kodegenereringsverktøy, inkludert en C-kompilator og visuell linker, simulator, RTDX™, XDS510™-emuleringsenhetsdrivere og evalueringsmoduler. 5509A støttes også av C55x DSP-biblioteket, som inneholder mer enn 50 grunnleggende programvarekjerner (FIR-filtre, IIR-filtre, FFT-er og diverse matematiske funksjoner), samt støttebiblioteker for brikke- og kort.
TMS320C55x DSP-kjernen ble laget med en åpen arkitektur som tillater tillegg av applikasjonsspesifikk maskinvare for å forbedre ytelsen på spesifikke algoritmer. Maskinvareutvidelsene på 5509A finner den perfekte balansen mellom ytelse med faste funksjoner og programmerbar fleksibilitet, samtidig som de oppnår lavt strømforbruk og kostnader som tradisjonelt har vært vanskelige å finne i videoprosessormarkedet. Utvidelsene lar 5509A levere eksepsjonell videokodekytelse med mer enn halvparten av båndbredden tilgjengelig for å utføre tilleggsfunksjoner som fargeromkonvertering, brukergrensesnittoperasjoner, sikkerhet, TCP/IP, talegjenkjenning og tekst-til-tale-konvertering. Som et resultat kan en enkelt 5509A DSP drive de fleste bærbare digitale videoapplikasjoner med ekstra prosesseringsrom. For mer informasjon, se TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (litteraturnummer SPRU098). Hvis du vil ha mer informasjon om bruk av DSP-bildebehandlingsbiblioteket, kan du se TMS320C55x Image/Video Processing Library Programmer's Reference (litteraturnummer SPRU037).
• Høytytende, lavstrøms, fastpunkts TMS320C55x™ digital signalprosessor
− 9,26-, 6,95-, 5-ns instruksjonssyklustid
− 108, 144 og 200 MHz klokkefrekvens
− Én/to instruksjoner utført per syklus
− Doble multiplikatorer [Opptil 400 millioner multiplikasjonsakkumuleringer per sekund (MMACS)]
− To aritmetiske/logiske enheter (ALU-er)
− Tre interne data-/operandlesebusser og to interne data-/operandskrivebusser
• 128K x 16-bits innebygd RAM, bestående av:
− 64 kB med dobbeltaksess-RAM (DARAM) 8 blokker på 4 kB × 16-bit
− 192 kB med enkelttilgangs-RAM (SARAM) 24 blokker på 4 kB × 16-bit
• 64 000 byte med én ventetilstand på brikken (ROM) (32 000 × 16-bit)
• 8M × 16-bit maksimal adresserbar ekstern minneplass (synkron DRAM)
• 16-bits ekstern parallellbussminne som støtter enten:
− Eksternt minnegrensesnitt (EMIF) med GPIO-muligheter og limfritt grensesnitt til:
− Asynkron statisk RAM (SRAM)
− Asynkron EPROM
− Synkron DRAM (SDRAM)
− 16-bits parallelt forbedret vertsportgrensesnitt (EHPI) med GPIO-muligheter
• Programmerbar lavstrømskontroll av seks enhetsfunksjonelle domener
• Skannebasert emuleringslogikk på brikken
• Periferiutstyr på brikken
− To 20-bits timere
− Vakthund-timer
− Sekskanals DMA-kontroller (DMA)
− Tre serielle porter som støtter en kombinasjon av:
− Opptil 3 flerkanals bufrede serielle porter (McBSP-er)
− Opptil 2 multimedie-/sikre digitale kortgrensesnitt
− Programmerbar faselåst sløyfeklokkegenerator
− Syv (LQFP) eller åtte (BGA) generelle I/O-pinner (GPIO) og en generell utgangspinne (XF)
− USB Full-Speed (12 Mbps) slaveport som støtter masseoverføring, avbruddsoverføring og isokron overføring
− Interintegrert krets (I2C) Multi-master og slave-grensesnitt
−Sanntidsklokke (RTC) med krystallinngang, separat klokkedomene, separat strømforsyning
− 4-kanals (BGA) eller 2-kanals (LQFP) 10-bits suksessiv tilnærmelse A/D
• IEEE Std 1149.1† (JTAG) grenseskanningslogikk
• Pakker:
− 144-terminals lavprofils firkantet flatpakke (LQFP) (PGE-suffiks)
− 179-terminal MicroStar BGA™ (ballgittermatrise) (GHH-suffiks)
− 179-terminal blyfri MicroStar BGA™ (kulegittermatrise) (ZHH-suffiks)
• 1,2-V kjerne (108 MHz), 2,7-V – 3,6-VI/Os
• 1,35-V kjerne (144 MHz), 2,7-V – 3,6-VI/Os
• 1,6-V kjerne (200 MHz), 2,7-V – 3,6-VI/Os
• Hybrid, elektrisk og drivlinjesystem (EV/HEV)
– Batteristyringssystem (BMS)
– Innebygd lader
– Trekkkraftinverter
– DC/DC-omformer
– Starter/generator