SPC5605BK0VLL6 32-bits mikrokontrollere – MCU BOLERO 1M Cu WIRE
♠ Produktbeskrivelse
| Produktattributt | Attributtverdi |
| Produsent: | NXP |
| Produktkategori: | 32-bits mikrokontrollere - MCU |
| RoHS: | Detaljer |
| Serie: | MPC5605B |
| Monteringsstil: | SMD/SMT |
| Pakke/etui: | LQFP-100 |
| Kjerne: | e200z0 |
| Programminnestørrelse: | 768 kB |
| Data RAM Størrelse: | 64 kB |
| Databussbredde: | 32 bit |
| ADC-oppløsning: | 10 bit, 12 bit |
| Maksimal klokkefrekvens: | 64 MHz |
| Antall I/O-er: | 77 I/O |
| Tilførselsspenning - Min: | 3 V |
| Tilførselsspenning - Maks: | 5,5 V |
| Minimum driftstemperatur: | -40 C |
| Maksimal driftstemperatur: | + 105 C |
| Kvalifikasjon: | AEC-Q100 |
| Emballasje: | Brett |
| Merke: | NXP Semiconductors |
| Data RAM Type: | SRAM |
| Grensesnitttype: | CAN, I2C, LIN, SPI |
| Fuktighetssensitiv: | Ja |
| Prosessorserie: | MPC560xB |
| Produkt: | MCU |
| Produkttype: | 32-bits mikrokontrollere - MCU |
| Programminnetype: | Blits |
| Fabrikkpakkemengde: | 90 |
| Underkategori: | Mikrokontrollere - MCU |
| Watchdog timer: | Watchdog Timer |
| Del # Aliaser: | 935325828557 |
| Enhetsvekt: | 0,024170 oz |
♠MPC5607B Datablad for mikrokontroller
Denne familien av 32-biters system-on-chip (SoC) mikrokontrollere er den siste prestasjonen innen integrerte bilapplikasjonskontrollere.Den tilhører en voksende familie av bilfokuserte produkter designet for å møte den neste bølgen av kroppselektronikkapplikasjoner i kjøretøyet.
Den avanserte og kostnadseffektive e200z0h vertsprosessorkjernen i denne bilkontrollerfamilien samsvarer med Power Architecture-teknologien og implementerer kun VLE (variabel lengdekoding) APU (Auxiliary Processor Unit), som gir forbedret kodetetthet.Den opererer med hastigheter på opptil 64 MHz og tilbyr høyytelsesbehandling optimalisert for lavt strømforbruk.Den utnytter den tilgjengelige utviklingsinfrastrukturen til nåværende Power Architecture-enheter og støttes med programvaredrivere, operativsystemer og konfigurasjonskode for å hjelpe med brukerimplementeringer.
• Enkeltutgave, 32-bits CPU-kjernekompleks (e200z0h)
— Samsvar med kategorien innebygde Power Architecture®-teknologi
— Forbedret instruksjonssett som tillater variabel lengdekoding (VLE) for reduksjon av fotavtrykk i kodestørrelse.Med valgfri koding av blandede 16-biters og 32-biters instruksjoner, er det mulig å oppnå betydelig reduksjon av kodestørrelses fotavtrykk.
•Opptil 1,5 MB kodeflashminne på brikken støttes med flashminnekontrolleren
• 64 (4 × 16) KB dataflashminne på brikken med ECC
• Opptil 96 KB on-chip SRAM
• Minnebeskyttelsesenhet (MPU) med 8 regionbeskrivelser og 32-byte regiongranularitet på visse familiemedlemmer (se tabell 1 for detaljer.)
• Avbruddskontroller (INTC) som kan håndtere 204 avbruddskilder med valgbar prioritet
• Frekvensmodulert faselåst sløyfe (FMPLL)
• Tverrstangsbryterarkitektur for samtidig tilgang til eksterne enheter, Flash eller RAM fra flere bussmastere
• 16-kanals eDMA-kontroller med flere overføringsanmodningskilder ved bruk av DMA-multiplekser
• Boot assist module (BAM) støtter intern Flash-programmering via en seriell kobling (CAN eller SCI)
• Timer støtter I/O-kanaler som gir en rekke 16-bits inngangsfangst, utgangssammenligning og pulsbreddemodulasjonsfunksjoner (eMIOS)
• 2 analog-til-digital-omformere (ADC): en 10-bit og en 12-bit
• Cross Trigger Unit for å aktivere synkronisering av ADC-konverteringer med en timerhendelse fra eMIOS eller PIT
• Opptil 6 moduler for serielt perifert grensesnitt (DSPI).
• Opptil 10 seriell kommunikasjonsgrensesnitt (LINFlex) moduler
• Opptil 6 forbedrede full CAN (FlexCAN) moduler med konfigurerbare buffere
• 1 inter-integrert krets (I2C) grensesnittmodul
• Opptil 149 konfigurerbare pinner for generell bruk som støtter inngangs- og utgangsoperasjoner (pakkeavhengig)
• Sanntidsteller (RTC)
• Klokkekilde fra intern 128 kHz eller 16 MHz oscillator som støtter autonom vekking med 1 ms oppløsning med maksimal tidsavbrudd på 2 sekunder
• Valgfri støtte for RTC med klokkekilde fra ekstern 32 kHz krystalloscillator, støtter vekking med 1 sek oppløsning og maksimal tidsavbrudd på 1 time
• Opptil 8 periodiske avbruddstidtakere (PIT) med 32-bits telleroppløsning
• Nexus utviklingsgrensesnitt (NDI) i henhold til IEEE-ISTO 5001-2003 Class Two Plus
• Enhets-/kortgrenseskanningstesting støttes i henhold til Joint Test Action Group (JTAG) av IEEE (IEEE 1149.1)
• On-chip spenningsregulator (VREG) for regulering av inngangsforsyning for alle interne nivåer
